Quantum Computing ReportからIntelについての特集記事が出ましたので概観してみたいと思います。
A Look at Intel’s Quantum Computing Efforts
https://quantumcomputingreport.com/a-look-at-intels-quantum-computing-efforts/
まずインテル社は最近アメリカ物理学会で14本同時に怒涛の量子コンピュータ関連の論文を発表していて本気度がうかがえます。インテルの量子コンピュータ戦略はますます洗練されわかりやすい方向性になっています。これらを見てみます。
まずインテル社は独自の量子コンピュータの研究部隊をオレゴンに配置しています。そして、オランダのQuTechと組んでスピン量子ビットを作っていて、最近ではアルゴンヌ国立研究所へマシンを配置してテストを開始しています。
インテル社はFTQC狙い
最初にインテル社の戦略はNISQではなく、FTQC狙いということです。これはとても妥当だと思います。彼らが取り掛かっているスピン量子ビットのロードマップはこのFTQCと完全に合致しています。
インテル社はスピン量子ビットに集中
以前インテルは49量子ビットの超伝導を試しに作り発表しましたが、現在はスピン量子ビットと呼ばれる半導体方式に集中しています。それは、これまでインテルが50年をかけて培ってきたトランジスタ技術を応用し、超伝導に対して明確に優位性があるスピン量子ビットで大量の量子ビットを集積化するということです。現在の普通の半導体を作っているのと同じ設備で、300mmウェハに10000量子ビットを実装できるという利点を生かしています。
インテル社は既存の半導体技術をつかって量子コンピュータを製造
インテルが利用しているのはEUV、光学リソグラフィー、プラズマエッチング、CMPといった技術を使い、193nmのリソグラフィープロセスを利用して量子コンピュータチップを作っています。インテル社はこれまで培ってきた半導体の商用ラインでの高精度な製品加工技術を生かすことによって量子コンピュータチップでも商用化しようとしています。
核スピンを除去した28シリコン同位体が重要
既存半導体では28,29,30のシリコンの同位体が含まれているが、量子コンピュータを高性能化するには、スピン量子ビットのスピンに影響しないような28シリコン同位体で構成されたウェハの開発が必要。インテルの初期の半導体量子コンピュータは普通のシリコンウェハを使っていたが、将来的には間違いなく核スピンを除去したウェハが必要になる。
アメリカ物理学会では一次元結合の量子ビットを発表
発表では一次元に結合された隣接接合の量子ビットが発表されていて、構成も非常にシンプルなものでした。元記事に画像があります。コヒーレンス時間はT1で14-65ミリ秒。T2で1マイクロ秒となっている。忠実度は99.9%となっている。今後シリコン同位体ウェハをつかえばもっと性能が伸びることは間違いないとみられる。
ウェハプローバを独自開発
量子コンピュータのチップは冷やす必要があり、スピン量子ビットを冷却する必要があり、迅速な検査と開発を推進するためにblueforsやafore社と一緒に極低温のウェハプローバを開発している。これによって開発速度が1000倍になったといっている。
ケーブル類を一掃するクライオCMOS開発
室温に置かれた制御装置などを減らし、ケーブル問題を解決するためにクライオCMOSの開発にも力を入れている。これは室温に置かれた制御や読み出し装置を冷凍機の中にCMOSチップ化していれてしまうというものですでにhorseridgeをQuTechと開発している。
フルスタックでの開発、時間はかかるが開発はかなり進んでいる
インテル社は低レイヤだけでなく、アプリケーションレイヤなども開発を行っており、実用に向けて邁進しているように見える。商用ラインでの製造を前提に開発を行っているので、これまで半導体業界が培ってきた商用技術に立脚した大規模商用化ノウハウを高度な量子情報と組み合わせており、基礎研究から脱却してサプライチェーンを含む全世界的な次世代半導体としての開発が急速に進む可能性もある。
以上。